توضیحات
With the dramatic increases in on-chip packing densities, routing congestion has become a major problem in chip design. The problem is especially acute as interconnects are also the performance bottleneck in integrated circuits. The solution lies in judicious resource management. This involves intelligent allocation of the available interconnect resources, up-front planning of the wire routes for even wire distributions, and transformations that make the physical synthesis flow congestion-aware.Routing Congestion in VLSI Circuits: Estimation and Optimization provides the reader with a complete understanding of the root causes of routing congestion in present-day and future VLSI circuits, available techniques for estimating and optimizing this congestion, and a critical analysis of the accuracy and effectiveness of these techniques, so that the reader may prudently choose an approach that is appropriate to their design goals. The scope of the work includes metrics and optimization techniques for routing congestion at various stages of the VLSI design flow, including the architectural level, the logic synthesis/technology level, the placement phase, and the routing step. A particular focus of this work is on the congestion issues that deal primarily with standard cell based design. Routing Congestion in VLSI Circuits: Estimation and Optimization is a valuable reference for CAD developers and researchers, design methodology engineers, VLSI design and CAD students, and VLSI design engineers.
————————————————————–
ترجمه ماشینی :
با افزایش چشمگیر تراکم بسته بندی روی تراشه ، مسیریابی مسیریابی به یک مشکل اساسی در طراحی تراشه تبدیل شده است. مشکل به ویژه حاد است زیرا اتصالات نیز تنگنای عملکرد در مدارهای یکپارچه هستند. راه حل در مدیریت منابع قاطع نهفته است. این شامل تخصیص هوشمندانه از منابع اتصال موجود ، برنامه ریزی پیش رو از مسیرهای سیم برای توزیع حتی سیم و تحولات است که باعث می شود میزان احتقان جریان فیزیکی آگاه باشد. جمع آوری احتقان در مدارهای VLSI: تخمین و بهینه سازی به خواننده امکان کامل را ارائه می دهد. درک علل اصلی مسیریابی احتقان در مدارهای VLSI امروزی و آینده ، تکنیک های موجود برای برآورد و بهینه سازی این احتقان و تجزیه و تحلیل انتقادی از صحت و اثربخشی این تکنیک ها ، به طوری که خواننده ممکن است به طور محتاطانه رویکردی را انتخاب کند که باشد متناسب با اهداف طراحی آنها. دامنه کار شامل معیارها و تکنیک های بهینه سازی برای مسیریابی احتقان در مراحل مختلف جریان طراحی VLSI ، از جمله سطح معماری ، سطح سنتز/سطح فناوری ، مرحله قرار دادن و مرحله مسیریابی است. تمرکز ویژه این کار بر روی موضوعات احتقان است که در درجه اول با طراحی استاندارد سلول سروکار دارد. تراکم مسیریابی در مدارهای VLSI: تخمین و بهینه سازی یک مرجع ارزشمند برای توسعه دهندگان و محققان CAD ، مهندسین روش طراحی ، طراحی VLSI و دانشجویان CAD و مهندسان طراحی VLSI است.
tag : دانلود کتاب مسیریابی احتقان در مدارهای VLSI: تخمین و بهینه سازی , Download مسیریابی احتقان در مدارهای VLSI: تخمین و بهینه سازی , دانلود مسیریابی احتقان در مدارهای VLSI: تخمین و بهینه سازی , Download Routing Congestion in VLSI Circuits: Estimation and Optimization Book , مسیریابی احتقان در مدارهای VLSI: تخمین و بهینه سازی دانلود , buy مسیریابی احتقان در مدارهای VLSI: تخمین و بهینه سازی , خرید کتاب مسیریابی احتقان در مدارهای VLSI: تخمین و بهینه سازی , دانلود کتاب Routing Congestion in VLSI Circuits: Estimation and Optimization , کتاب Routing Congestion in VLSI Circuits: Estimation and Optimization , دانلود Routing Congestion in VLSI Circuits: Estimation and Optimization , خرید Routing Congestion in VLSI Circuits: Estimation and Optimization , خرید کتاب Routing Congestion in VLSI Circuits: Estimation and Optimization ,
نقد و بررسیها
هنوز بررسیای ثبت نشده است.