توضیحات
Paving the way for the use of network on-chip architectures in 2015 platforms, this book presents the industrial requirements for such long-term platforms as well as the main research findings for technology-aware architecture design. It covers homogeneous design techniques and guidelines, including the solutions that are most appealing to the industry and best suited to meet the requirements of on-chip integration. Each chapter deals with a specific key architecture design, including fault tolerant design, topology selection, dynamic voltage and frequency scaling, synchronization, network on-chip resources exposed to the architecture, routing algorithms, and collective communication’–Provided by publisher.
‘Chip Multiprocessors (CMPs) are diving very aggressively into the marketplace since past efforts to speed up processor architectures in ways that do not modify the basic von Neumann computing model have encountered hard limits. The power consumption of the chip becomes the limiting factor and sets the rules for future CMP systems. As a result, the microprocessor industry is today leading the development of multicore and many-core architectures where, as the number of cores increases, efficient communication among them and with off-chip resources becomes key to achieve the intended performance scalability. This trend has helped overcome the skepticism of some system architects to embrace on-chip interconnection networks as a key enabler for effective system integration. Networks-on-chip (NoCs) make performance scalability more a matter of instantiation and connectivity rather than increasing complexity of specific architecture building blocks. This book comes as a timely and welcome addition to the wide spectrum of available NoC literature, as it has been designed with the purpose of describing in a coherent and well-grounded fashion the foundation of NoC technology, above and beyond a simple overview of research ideas and/or design experiences. It covers in depth architectural and implementation concepts and gives clear guidelines on how to design the key network component, providing strong guidance in a research field that is starting to stabilize, bringing ‘sense and simplicity’ and teaching hard lessons from the design trenches. The book also covers upcoming research and development trends, such as vertical integration and variation tolerant design. It is a much needed ‘how-to’ guide and an ideal stepping stone for the next ten years of NoC evolution.
————————————————————–
ترجمه ماشینی :
این کتاب برای استفاده از معماری های روی تراشه شبکه در سیستم عامل های سال 2015 ، الزامات صنعتی را برای چنین سیستم عامل های بلند مدت و همچنین یافته های اصلی تحقیق برای طراحی معماری آگاه از فناوری ارائه می دهد. این روش تکنیک ها و دستورالعمل های طراحی همگن را شامل می شود ، از جمله راه حل هایی که برای صنعت جذاب ترین و مناسب برای برآورده کردن الزامات ادغام روی تراشه است. هر فصل به یک طراحی معماری کلیدی خاص ، از جمله طراحی تحمل گسل ، انتخاب توپولوژی ، ولتاژ پویا و مقیاس گذاری فرکانس ، هماهنگ سازی ، منابع شبکه بر روی معماری ، الگوریتم های مسیریابی و ارتباطات جمعی-ارائه شده توسط ناشر ارائه می شود. < چند پردازنده تراشه P> ‘(CMP) از زمان تلاش های گذشته برای سرعت بخشیدن به معماری های پردازنده به روش هایی که مدل محاسبات اصلی فون نویمان را تغییر نمی دهد ، بسیار پرخاشگر می شوند. مصرف برق تراشه به عامل محدود کننده تبدیل می شود و قوانین را برای سیستم های CMP آینده تعیین می کند. در نتیجه ، صنعت ریزپردازنده امروزه منجر به توسعه معماری های چند هسته ای و چند هسته ای می شود که با افزایش تعداد هسته ها ، ارتباطات کارآمد بین آنها و با منابع خارج از تراشه برای دستیابی به مقیاس پذیری عملکرد در نظر گرفته می شود. این روند به غلبه بر شک و تردید برخی از معماران سیستم برای پذیرش شبکه های اتصال به تراشه به عنوان یک عامل اصلی برای ادغام مؤثر سیستم کمک کرده است. شبکه های روی تراشه (NOCS) به جای افزایش پیچیدگی بلوک های ساختاری خاص معماری ، مقیاس پذیری عملکرد را بیشتر به یک موضوع فوری و اتصال می بخشد. این کتاب به عنوان یک به موقع و خوش آمدید به طیف گسترده ای از ادبیات NOC موجود ، همانطور که با هدف توصیف به روشی منسجم و خوب پایه و اساس فن آوری NOC ، در بالا و فراتر از یک مرور کلی ساده از تحقیقات طراحی شده است. ایده ها و/یا تجربیات طراحی. این در مفاهیم معماری و اجرای عمیق را در بر می گیرد و دستورالعمل های روشنی در مو
tag : دانلود کتاب طراحی معماری های روی تراشه در دوره نانو , Download طراحی معماری های روی تراشه در دوره نانو , دانلود طراحی معماری های روی تراشه در دوره نانو , Download Designing Network On-Chip Architectures in the Nanoscale Era Book , طراحی معماری های روی تراشه در دوره نانو دانلود , buy طراحی معماری های روی تراشه در دوره نانو , خرید کتاب طراحی معماری های روی تراشه در دوره نانو , دانلود کتاب Designing Network On-Chip Architectures in the Nanoscale Era , کتاب Designing Network On-Chip Architectures in the Nanoscale Era , دانلود Designing Network On-Chip Architectures in the Nanoscale Era , خرید Designing Network On-Chip Architectures in the Nanoscale Era , خرید کتاب Designing Network On-Chip Architectures in the Nanoscale Era ,
دیدگاهها
هیچ دیدگاهی برای این محصول نوشته نشده است.